Projektowanie VLSI - Elektronika i Telekomunikacja, Modul VLSI, sem. VIII


Zobacz tez Studium zaoczne

Instrukcje do laboratorium

Cwiczenia 1-7 w formacie Microsoft Word 97

  1. Cwiczenie nr 1
  2. Cwiczenie nr 2
  3. Cwiczenie nr 3
  4. Cwiczenie nr 4
  5. Cwiczenie nr 5
  6. Cwiczenie nr 6
  7. Cwiczenie nr 7

Cwiczenia 1-7 w formacie HTML

  1. Cwiczenie nr 1
  2. Cwiczenie nr 2
  3. Cwiczenie nr 3
  4. Cwiczenie nr 4
  5. Cwiczenie nr 5
  6. Cwiczenie nr 6
  7. Cwiczenie nr 7

Dokumentacja do ukladow PLD

  1. PAL 22V10
  2. Xilinx 3000 FPGA Family
  3. Xilinx XC4000E and XC4000X FPGA Families
  4. Xilinx 5200 FPGA Family
  5. Xilinx 9500 CPLD Family
  6. Altera MAX 3000A PLD Family
  7. Altera MAX 7000 PLD Family
  8. Altera MAX 9000 PLD Family
  9. Altera FLEX 6000 PLD Family
  10. Altera FLEX 8000 PLD Family
  11. Altera FLEX 10K PLD Family
  12. Altera APEX 20K PLD Family
  13. Altera Classic EPLD Family
  14. Actel 54SX Family FPGAs
  15. Actel eX Family FPGAs
  16. Actel 40MX and 42MX FPGA Families
  17. Actel ProASIC 500K Family
  18. Lattice ispMACH 4A CPLD Family
  19. Lattice 2000E, 2000VE and 2000VL Families
  20. Lattice 5000V Family
  21. Lattice 8000 and 8000V Families
  22. Cypress CY8C25xxx/26xxx Families